Was ist ein ASIC? Anwendungsspezifischer integrierter Schaltkreis vs. GPU
Öffnet man einen Bitcoin-Miner und betrachtet den darin befindlichen Chip, sieht man Silizium, das nur eine einzige Aufgabe erfüllt: Hashing. Das ist alles. Es kann keinen Webbrowser ausführen, keinen Netflix-Stream dekodieren und kein KI-Modell trainieren. Doch diese eine Aufgabe erledigt es etwa tausendmal effizienter als jeder andere Allzweckchip auf dem Markt. Solche Siliziumchips werden ASICs genannt, kurz für Application-Specific Integrated Circuit (anwendungsspezifische integrierte Schaltung). Sie finden sich auch weit jenseits der Kryptowelt: in Googles Rechenzentren, im Funkmodem Ihres Smartphones, im Autopilot-Computer von Tesla und in jedem Ethernet-Switch Ihres Büros. Dieser Artikel erklärt, was ein ASIC genau ist, wie er entwickelt wird, wodurch er sich von einer CPU, GPU oder einem FPGA unterscheidet, warum sich das Bitcoin-Mining bis 2013 auf ASICs festgelegt hat und wie die 2026-Generation im Vergleich zu den neuesten GPUs abschneidet.
Was ein ASIC ist, in einem Absatz
Ein ASIC ist ein Chip, der für eine bestimmte Aufgabe mit höchstmöglicher Energieeffizienz entwickelt wurde. Die Abkürzung steht für Application-Specific Integrated Circuit (anwendungsspezifische integrierte Schaltung). Sobald das Design in einer Chipfabrik wie TSMC oder Samsung in Silizium geätzt ist, kann die Logik nicht mehr umprogrammiert werden. Jeder Transistor befindet sich exakt an der Stelle, die das ASIC-Entwicklungsteam festgelegt hat. Hier wird maximale Flexibilität gegen maximale Optimierung eingetauscht. Ein moderner Bitcoin-ASIC wie der Antminer S21 Pro berechnet 234 Billionen SHA-256-Hashes pro Sekunde bei 15 Joule pro Terahash – ein Wert, den keine CPU, GPU oder andere Verarbeitungseinheit auch nur annähernd erreicht. Googles TPU ist ein ASIC. Ebenso das Funkmodem in Ihrem Smartphone. Und auch die digitalen Signalblöcke, die KI und maschinelles Lernen in modernen Unterhaltungselektronikgeräten beschleunigen.
ASIC vs. CPU, GPU und FPGAs: Ein allgemeiner Kompromiss
Am einfachsten lässt sich der Unterschied zwischen ASICs erkennen, indem man sie mit Alternativen vergleicht. Vier Chiptypen erledigen den Großteil der Arbeit in modernen Computern, wobei jeder von ihnen Flexibilität und Effizienz in einem unterschiedlichen Verhältnis ausgleicht.
Eine CPU (Central Processing Unit) ist der Chip in einem Laptop. Sie kann jedes jemals geschriebene Programm ausführen. Der Nachteil ist, dass sie keine einzelne Aufgabe besonders schnell pro Watt erledigt. Eine GPU (Graphics Processing Unit) ist für parallele mathematische Berechnungen konzipiert. Dieselbe Operation wird gleichzeitig auf Tausenden kleiner Kerne ausgeführt. Das ist ideal für Grafik, maschinelles Lernen und ASIC-resistentes Kryptowährungs-Mining. Ein FPGA (Field Programmable Gate Array) ist ein Chip, dessen Logikgatter nach der Herstellung mithilfe einer Hardwarebeschreibungssprache (HDL) wie Verilog oder VHDL neu programmiert werden können. FPGAs liegen hinsichtlich der Energieeffizienz zwischen GPUs und ASICs und bieten den Vorteil der Rekonfigurierbarkeit. Die Kosten eines ASICs in großen Stückzahlen sind pro Chip deutlich niedriger, aber die anfänglichen Entwicklungskosten sind enorm. Ein ASIC ist die Endstation. Feste Logik. Maximale Leistung pro Watt. Keine Flexibilität. Entwickler optimieren das Silizium für eine bestimmte Arbeitslast und betrachten es als fertig.
| Chip-Typ | Flexibilität | Leistung/Watt für feste Aufgabe | Typische Verwendung | Beispiel |
|---|---|---|---|---|
| CPU | Lässt jede beliebige Software ausführen | Niedrigster | Betriebssysteme, allgemeiner Code | Intel Xeon, AMD Ryzen |
| GPU | SIMD-Parallelprogrammierbar | Mitte | Grafik, ML-Training, ASIC-resistentes Mining | NVIDIA RTX 4090 |
| FPGA | Reprogrammierbare Logik | Hoch | Prototyping, Telekommunikation, Hochfrequenzhandel, kundenspezifische Kleinserienfertigung | Xilinx Versal, Intel Agilex |
| ASIC | Festfunktionssilizium | Höchste | Bitcoin-Mining, Google TPU, Netzwerk-Switches | Antminer S21, Google TPU v5 |
Sobald Sie diese Tabelle verstanden haben, befasst sich der Rest dieses Artikels mit der Anwendung. ASICs sind dann im Vorteil, wenn die Arbeitslast konstant ist, das Volumen enorm ist und die Arbeitslast lange genug unverändert geblieben ist, um eine Tape-out-Phase zu rechtfertigen. Sie verlieren jedoch an Bedeutung, sobald sich die Arbeitslast ändert.
ASIC-Entwicklung: von RTL bis zum Siliziumwafer
Die Entwicklung eines ASICs ist langsam, teuer und nahezu irreversibel. Sie umfasst sechs grobe Phasen. Ein Fehler in einer dieser Phasen kann Monate an Arbeit und Millionen an Maskenkosten kosten.
Phase eins umfasst Spezifikation und Architektur. Ingenieure legen fest, was der Chip leisten muss: Leistungsziel, Leistungsbudget und Chipfläche. Phase zwei ist das RTL-Design, bei dem die Logik auf Registertransferebene in einer Hardwarebeschreibungssprache programmiert wird. Verilog und VHDL sind nach wie vor weit verbreitet. SystemVerilog hat die Verifikation übernommen. Phase drei ist die eigentliche Funktionsverifikation, eine Kombination aus Simulation gegen eine Testumgebung und formaler Eigenschaftsprüfung. Fehler, die an dieser Stelle entdeckt werden, kosten Tausende von Dollar. Fehler, die in den Chip gelangen, kosten Millionen. Hier entscheidet sich alles.
Phase vier ist die Logiksynthese. Ein Compiler wandelt den RTL-Code in eine Gatterebenen-Netzliste aus Standardzellen um. Phase fünf ist das physikalische Design. Floorplanning, Platzierung, Routing, Taktbaumsynthese und Timing-Closure. Ergebnis: eine GDSII-Datei, die jede Schicht des Chips beschreibt. Phase sechs ist das Tape-Out, bei dem die GDSII-Datei an die Foundry übergeben wird. Fotolithografische Verfahren wandeln das Design in Maskensätze um. Die Masken strukturieren Siliziumwafer Schicht für Schicht. Schließlich wird der Wafer in einzelne Chips vereinzelt und verpackt. Selbst die Verbindungen zwischen Transistoren in dieser Größenordnung sind ein eigenes Forschungsgebiet, zu dem jährlich Doktorarbeiten verfasst werden.
Nun zu den Kosten. Ein einzelner Maskensatz im 5-nm-Verfahren kostet 5 bis 10 Millionen US-Dollar. Im 3-nm-Verfahren sind es laut Semianalysis und IBS 10 bis 15 Millionen US-Dollar oder mehr. Hinzu kommen Gehälter, IP-Lizenzen und Verifizierungskosten, sodass die Entwicklungskosten für einen hochmodernen ASIC leicht eine halbe Milliarde US-Dollar übersteigen. Die Entwicklungszeit von der Spezifikation bis zum ersten Siliziumchip beträgt 12 bis 24 Monate. Wichtige Tool-Anbieter sind Synopsys (VCS, PrimeTime), Cadence (Virtuoso) und Siemens EDA. Verilog und VHDL sind auch nach vier Jahrzehnten noch immer die gängigsten Programmiersprachen. Bisher hat sie nichts Besseres abgelöst.
Entworfene ASIC-Typen: vollkundenspezifisch, Gate-Array, mehr
Unter dem Begriff ASIC fallen verschiedene Designmethoden. Sie reichen von aufwendiger, vollständig kundenspezifischer Entwicklung bis hin zu schnellen, vorgefertigten Lösungen.
Vollkundenspezifische ASICs zeichnen jeden Transistor einzeln. Sie bieten bestmögliche Leistung und Dichte, haben aber die längste Entwicklungszeit. Standardzellen- oder halbkundenspezifische ASICs nutzen eine vordefinierte Bibliothek von Logikgattern, Registern und Speicherblöcken. Dadurch verkürzt sich die Entwicklungszeit um Größenordnungen, während für die meisten digitalen Anwendungen nahezu optimale Ergebnisse erzielt werden. Gate-Array-ASICs gehen noch einen Schritt weiter: Sie bestehen aus vorgefertigten Wafern mit unverbundenen Transistoren, wobei nur die Metallisierungsebenen, die die Transistoren verbinden, kundenspezifisch sind. Kosten und Entwicklungszeit sinken. Strukturierte ASICs stellen eine Zwischenstellung zwischen Gate-Arrays und Standardzellen dar und eignen sich für Kleinserien mit hoher Leistung.
Ein kurzer Blick in die Geschichte: Bipolare Gate-Arrays wurden 1967 von Ferranti und Interdesign entwickelt, Fairchilds Micromatrix-Familie folgte im selben Jahr. Der Ferranti ULA, der 1981 im Heimcomputer Sinclair ZX81 verbaut wurde, gilt weithin als erster populärer ASIC für Endverbraucher. CMOS-Gate-Arrays kamen 1974 auf den Markt. Vollständige Standardzellen-ASICs verbreiteten sich in den 1980er-Jahren rasant. Auch die heutigen Spitzen-ASICs basieren auf dieser Technologie.
Wo ASICs heute eingesetzt werden: TPU, Netzwerktechnik, KI-Inferenz
ASICs sind allgegenwärtig, man sucht sie förmlich auf der Zunge. In jedem Smartphone findet man einen kundenspezifischen Anwendungsprozessor, der technisch gesehen eine ASIC-Familie darstellt. Apples A- und M-Serie. Qualcomm Snapdragon. Samsung Exynos. In Cloud-Rechenzentren stößt man auf kundenspezifische Netzwerk-ASICs von Broadcom, Cisco und Marvell, die Terabit an Datenverkehr pro Sekunde durch Switches leiten, die bei einer vergleichbaren Softwareleistung an ihre Grenzen stoßen würden.
Der meistzitierte moderne ASIC außerhalb des Kryptobereichs ist Googles Tensor Processing Unit (TPU). Das TPU-Projekt durchlief etwa 15 Monate von der Konzeption bis zur Markteinführung. Die erste TPU (v1) ging 2015 in Googles Rechenzentren live und wurde im Mai 2016 auf der Google I/O öffentlich vorgestellt. Ein 2017 auf der ISCA-Konferenz veröffentlichter Paper von Norm Jouppis Team berichtete, dass die TPU v1 Inferenz 15- bis 30-mal schneller als die damaligen CPUs und GPUs ermöglichte und dabei eine 30- bis 80-mal höhere Leistung pro Watt erzielte. Google arbeitet mittlerweile an der achten TPU-Generation namens Ironwood, die auf das Zeitalter der agentenbasierten KI ausgerichtet ist. Die Edge TPU wurde im Juli 2018 eingeführt und überträgt dasselbe Prinzip auf energieeffiziente Inferenz am Netzwerkrand.
Auch im Automobilbereich sind ASICs allgegenwärtig. Teslas Dojo-Trainingschip und der FSD-Inferenzchip in seinen Fahrzeugen sind beides kundenspezifische ASICs. Mobileye und NVIDIA liefern ASIC-Beschleuniger für die Bildverarbeitung und digitale Signalverarbeitung in ADAS-Systemen. Telekommunikation, autonome Fahrzeuge und KI-Inferenz – das sind die drei Wachstumssegmente, in denen ASICs weit verbreitet sind und den Rest des Jahrzehnts dominieren werden. Da ASICs nach der Fertigung nicht umprogrammiert werden können, werden sie dort eingesetzt, wo die Arbeitslast dauerhaft konstant bleibt. Das vierte Segment, auf das dieser Artikel bereits hingewiesen hat, ist das Mining von Kryptowährungen.
ASIC-Miner: Die Geschichte der integrierten Schaltkreise von Bitcoin von Avalon1
Bitcoin-Mining ist das beste Beispiel dafür, warum ASICs überhaupt wichtig sind. Das Bitcoin-Netzwerk bezahlt Miner für die Berechnung von SHA-256-Hashes. SHA-256 ist unveränderlich und hat sich seit 2009 nicht mehr geändert. Das macht es zu einem idealen Ziel für ASICs.
In den Anfangsjahren wurde mit der gerade verfügbaren Hardware geschürft. CPU-Mining erreichte seinen Höhepunkt in den Jahren 2009 und 2010. Von 2010 bis 2012 übernahmen GPUs die Führung, nachdem man erkannt hatte, dass Grafikkarten um ein Vielfaches schneller als ein Core i7 arbeiten konnten. Für besonders engagierte Miner eröffnete sich 2011 und 2012 kurzzeitig ein Zeitfenster für FPGAs. Am 19. Januar 2013 brachte Canaan Creative den Avalon1 auf den Markt, den ersten kommerziell gefertigten Bitcoin-ASIC. Das erste Gerät erreichte 60 GH/s bei 600 Watt und wurde im 110-nm-Verfahren hergestellt. Das gesamte globale Bitcoin-Netzwerk lief zu diesem Zeitpunkt mit etwa 20 TH/s, was bedeutete, dass ein einzelner Avalon1 zum Start schätzungsweise 15 bis 20 BTC pro Tag schürfen konnte. Das Mining-Geschäft, wie wir es heute kennen, nahm seinen Anfang an an diesem Tag.
Bitmain wurde im selben Jahr in Peking von Jihan Wu und Micree Zhan gegründet. MicroBT (Marke Whatsminer) folgte 2016 als Ausgründung des ehemaligen Bitmain-Ingenieurs Yang Zuoxing. Bereits in der zweiten Jahreshälfte 2013 war das Bitcoin-Mining mit GPUs unrentabel. Das CPU-Mining war schon seit zwei Jahren zum Erliegen gekommen. Seitdem ist das Bitcoin-Mining mit ASICs die einzig wirtschaftlich sinnvolle Methode. Punkt.
Die Konsolidierung verlief rasant. Bitmain hält derzeit schätzungsweise 82 % des globalen ASIC-Miner-Marktes. 2024 verhängten die USA einen 25-prozentigen Zoll (Section 301) auf in China hergestellte ASIC-Mining-Hardware. Dies hat die Standorte der Minerflotten und die ASIC-Chip-Fertigung grundlegend verändert. Der Kryptobereich der Halbleiterindustrie ist nun eng mit dem US-chinesischen Handelskonflikt verknüpft.
ASIC- vs. GPU-Mining in 2026: Hashrate, Watt, ROI
Einen ASIC-Miner mit einer GPU bei Bitcoin im Jahr 2026 zu vergleichen, ist kein fairer Wettbewerb, sondern ein Kategorienfehler. Die Zahlen erklären warum.
Am 3. Mai notierte Bitcoin laut Fortunes täglichem Kurstracker bei rund 77.347 US-Dollar pro Coin. Die Hashrate des Netzwerks lag laut Hashrate Index im 7-Tage-Durchschnitt bei etwa 1.012 EH/s. Der Schwierigkeitsgrad lag bei etwa 136,61 T. Die Blockbelohnung betrug seit der Halbierung am 19. April 2024 3,125 BTC. Der Hashpreis – der Verdienst eines Miners pro Hash-Einheit – lag bei 39,04 US-Dollar pro PH/s/Tag, was etwa 0,039 US-Dollar pro TH/Tag entspricht.
| Modell | Hashrate | Effizienz | Leistung | Kühlung | Tageseinnahmen bei 0,039 $/TH |
|---|---|---|---|---|---|
| Antminer S21 Pro | 234 TH/s | 15 J/TH | 3.510 W | Luft | ~9,13 € |
| Antminer S21 XP Hydro | 473 TH/s | 12 J/TH | 5.676 W | Hydro | ~18,45 $ |
| Whatsminer M60S++ | 226 TH/s | 15,93 J/TH | 3.600 W | Luft | ~8,81 $ |
| Whatsminer M63S+ | 450 TH/s | 17 J/TH | 7.650 W | Hydro | ~17,55 $ |
Bei einem üblichen Strompreis von 0,07 $ pro kWh für große Agrarbetriebe verbraucht die S21 Pro etwa 84 kWh pro Tag zu Kosten von rund 5,88 $. Nach Abzug der Energiekosten bleiben also nur wenige Dollar pro Tag übrig. Die Stromkostendeckung für die S21 Pro liegt beim aktuellen Hashpreis bei etwa 0,108 $/kWh. Das gesamte Netzwerk verbraucht schätzungsweise 170 bis 180 TWh pro Jahr, was laut Cambridge Centre for Alternative Finance etwa 0,7 bis 0,8 % des weltweiten Stromverbrauchs entspricht.
Nun zur GPU-Seite. Eine NVIDIA RTX 4090, die leistungsstärkste Grafikkarte der letzten Generation für Endverbraucher, berechnet Bitcoin SHA-256 mit etwa 1 bis 2 GH/s. Das entspricht 0,001 bis 0,002 TH/s, verglichen mit den 234.000 GH/s des S21 Pro. Das S21 Pro ist mehr als 100.000 Mal schneller als eine Grafikkarte für 1.600 US-Dollar. Es arbeitet zudem mit 75 dB, etwa so laut wie ein Staubsauger am Straßenrand, während wassersparende Modelle auf 50 dB sinken. Für SHA-256 sind Allzweck-Grafikchips nicht geeignet.
GPU-schürfbare Coins in 2026: Wo GPUs ASICs immer noch schlagen
Eine Handvoll Proof-of-Work-Coins halten GPUs auch in 2026 noch im Spiel, hauptsächlich weil ihre Algorithmen so konzipiert wurden, dass sie ASIC-Silizium feindlich gesinnt sind.
Ergo nutzt Autolykos2, einen speicherintensiven Algorithmus, der seit seiner Einführung ausschließlich auf GPUs läuft. Ravencoin verwendet KawPow. Eine RTX 4090 erreicht dort etwa 120 MH/s. Alephium verwendet Blake3 und ist in der Praxis ebenfalls GPU-exklusiv. Monero setzt auf RandomX, das bewusst CPU-exklusiv ist und auf zufälliger Programmgenerierung basiert, wodurch jeglicher ASIC-Vorteil zunichtegemacht wird. Kaspa verlor seine ASIC-Resistenz im Jahr 2023, als IceRiver und später Bitmain dedizierte kHeavyHash-ASICs auf den Markt brachten. Ethereum Classics Ethash wird seit 2018 mit ASICs geschürft. Zcashs Equihash wurde bereits Jahre zuvor von ASICs dominiert.
Das Muster ist konsistent. Speicherintensive oder häufig rotierte Algorithmen widerstehen jahrelang der ASIC-Verdrängung. Feste, rechenintensive Algorithmen fallen hingegen immer. Das ist reine Siliziumökonomie.
