O que é um ASIC? Circuito Integrado de Aplicação Específica vs. GPU

Abra um minerador de Bitcoin, observe o chip dentro dele e você verá um componente de silício que faz exatamente uma coisa: realizar o hash. Essa é toda a sua função. Ele não consegue executar um navegador web. Jamais decodificará um vídeo da Netflix. Não treinará um modelo de IA. Mas a única coisa que ele faz, faz com uma eficiência cerca de mil vezes maior do que qualquer chip de uso geral no mercado. O nome desse tipo de silício é ASIC, abreviação de Circuito Integrado de Aplicação Específica. Eles estão presentes em diversos lugares, muito além do universo das criptomoedas. Nos data centers do Google. No modem de rádio do seu celular. No computador do piloto automático da Tesla. Em todos os switches Ethernet do seu escritório. Este artigo explica o que é um ASIC, como ele é projetado, o que o diferencia de uma CPU, GPU ou FPGA, por que a mineração de Bitcoin adotou os ASICs em 2013 e como a geração 2026 se compara às GPUs mais recentes.

O que é um ASIC, em um parágrafo

Um ASIC é um chip projetado para uma tarefa específica com a máxima eficiência energética possível. A sigla significa Circuito Integrado de Aplicação Específica, às vezes impressa sem o hífen como circuito integrado de aplicação específica. Uma vez que o projeto é gravado no silício em uma fundição como a TSMC ou a Samsung, a lógica não pode ser reprogramada. Cada transistor fica exatamente onde as equipes de projeto de ASIC o colocaram. Flexibilidade brutal em troca de otimização brutal. Um ASIC moderno para Bitcoin, como o Antminer S21 Pro, executa 234 trilhões de hashes SHA-256 por segundo a 15 joules por terahash, um nível que nenhuma CPU, GPU ou outras unidades de processamento chegam perto de alcançar. O TPU do Google é um ASIC. Assim como o modem de rádio do seu telefone. Assim como os blocos de sinal digital que aceleram a IA e o aprendizado de máquina nos mais recentes dispositivos eletrônicos de consumo.

ASIC versus CPU, GPU e FPGAs: uma análise comparativa de uso geral.

A maneira mais fácil de perceber o que diferencia um ASIC é compará-lo com suas alternativas. Quatro tipos de chips realizam a maior parte do trabalho na computação moderna, e cada um deles troca flexibilidade por eficiência em uma proporção diferente.

Uma CPU (unidade central de processamento) é o chip de um laptop. Ela pode executar qualquer programa já escrito. O preço a se pagar é que ela não executa nenhuma tarefa individual particularmente rápida por watt. Uma GPU (unidade de processamento gráfico) é construída para matemática paralela. A mesma operação é executada em milhares de pequenos núcleos simultaneamente. Isso é ótimo para gráficos, aprendizado de máquina e mineração de criptomoedas resistente a ASICs. Um FPGA, abreviação de Field Programmable Gate Array (matriz de portas programáveis em campo), é um chip cujas portas lógicas podem ser reprogramadas após a fabricação usando uma linguagem de descrição de hardware (HDL), como Verilog ou VHDL. Os FPGAs se posicionam entre as GPUs e os ASICs em termos de eficiência energética, com a vantagem de serem reconfiguráveis. O custo de um ASIC em escala é muito menor por chip, mas o custo inicial de desenvolvimento (NRE) é altíssimo. Um ASIC é o estágio final. Lógica fixa. Desempenho máximo por watt. Nenhuma flexibilidade. Os projetistas otimizam o silício para uma carga de trabalho específica e consideram o trabalho concluído.

Uma vez compreendida essa tabela, o restante deste artigo trata da aplicação prática. Os ASICs se destacam quando a carga de trabalho é fixa, o volume é enorme e a carga de trabalho permanece a mesma por tempo suficiente para justificar a fabricação do chip. Eles perdem no momento em que a carga de trabalho muda.

Desenvolvimento de ASIC: do RTL ao wafer de silício

Projetar um ASIC é um processo lento, caro e quase inteiramente irreversível. Existem seis etapas principais no processo. Se houver algum problema em qualquer uma delas, você pode perder meses de trabalho e dezenas de milhões em custos de máscaras.

A primeira etapa é a especificação e a arquitetura. Os engenheiros definem o que o chip deve fazer: meta de desempenho, consumo de energia e área do die. A segunda etapa é o projeto RTL, onde os engenheiros programam a lógica no nível de transferência de registradores (RTL) em uma linguagem de descrição de hardware. Verilog e VHDL ainda predominam. O SystemVerilog assumiu a verificação. A terceira etapa é a própria verificação funcional, uma combinação de simulação em um ambiente de teste e verificação formal de propriedades. Bugs detectados nesta etapa custam milhares de dólares. Bugs que chegam ao silício custam milhões. Todo o processo se desenrola aqui.

A quarta etapa é a síntese lógica. Um compilador transforma o RTL em uma lista de conexões (netlist) em nível de portas, contendo células padrão. A quinta etapa é o projeto físico. Planejamento do layout, posicionamento, roteamento, síntese da árvore de clock e fechamento de temporização. Saída: um arquivo GDSII descrevendo cada camada do chip. A sexta etapa é a fabricação do chip (tape-out), quando o arquivo GDSII é enviado para a fundição. Etapas fotolitográficas transformam o projeto em conjuntos de máscaras. As máscaras padronizam as pastilhas de silício camada por camada. Finalmente, a pastilha é cortada em chips individuais e encapsulada. Até mesmo a interconexão entre transistores nessa escala é um campo de pesquisa próprio, com teses de doutorado escritas sobre o tema todos os anos.

Agora, vamos falar da conta. Um único conjunto de máscaras no nó de 5 nm custa de US$ 5 a US$ 10 milhões. Em 3 nm, de US$ 10 a US$ 15 milhões ou mais, segundo a Semianalysis e a IBS. Adicionando salários, licenças de propriedade intelectual e verificação, o custo não recorrente de desenvolvimento (NRE) para um ASIC de ponta ultrapassa facilmente meio bilhão de dólares. Tempo de ciclo da especificação ao primeiro silício: de 12 a 24 meses. Fornecedores de ferramentas realmente relevantes: Synopsys (VCS, PrimeTime), Cadence (Virtuoso), Siemens EDA. Verilog e VHDL ainda dominam o mercado após quatro décadas. Nada melhor os substituiu até hoje.

Tipos de ASICs projetados: totalmente personalizados, matrizes de portas, entre outros.

Diversas metodologias de projeto se enquadram no conceito de ASIC (circuito integrado de síntese de alumínio). Elas variam desde trabalhos meticulosos e totalmente personalizados até soluções rápidas e pré-fabricadas.

Os ASICs totalmente personalizados desenham cada transistor manualmente. Oferecem o melhor desempenho e densidade possíveis, mas têm o maior tempo de projeto. Os ASICs de células padrão ou semi-personalizados utilizam uma biblioteca pré-caracterizada de portas lógicas, registradores e blocos de memória. Isso reduz o tempo de desenvolvimento drasticamente, mantendo resultados quase ideais para a maioria das cargas de trabalho digitais. Os ASICs de matriz de portas vão além: wafers pré-fabricados com transistores desconectados, onde apenas as camadas de metal que os interligam são específicas para cada cliente. Consequentemente, o custo e o tempo de entrega diminuem. Os ASICs estruturados se posicionam entre as matrizes de portas e as células padrão, representando um caminho intermediário para projetos de baixo volume e alto desempenho.

Um pouco de história. O arranjo de portas bipolares (BGA) surgiu em 1967, desenvolvido pela Ferranti e pela Interdesign, com a família Micromatrix da Fairchild chegando no mesmo ano. O ULA da Ferranti, integrado ao computador doméstico Sinclair ZX81 de 1981, é amplamente citado como o primeiro ASIC popular para o consumidor. Os arranjos de portas CMOS vieram em seguida, em 1974. Os ASICs de células padrão (STCC) proliferaram ao longo da década de 1980. Os ASICs de ponta atuais ainda são descendentes dessa árvore genealógica.

Aplicações atuais de ASICs: TPU, redes, inferência de IA

Os ASICs estão por toda parte, até onde a gente para de olhar. Abra qualquer smartphone e você encontrará um processador de aplicativos personalizado que, tecnicamente, é uma família de ASICs. As séries A e M da Apple. Qualcomm Snapdragon. Samsung Exynos. Entre em um data center na nuvem e você encontrará ASICs de rede personalizados da Broadcom, Cisco e Marvell, processando terabits de tráfego por segundo através de switches que entrariam em colapso se alguém tentasse fazer o mesmo trabalho em software.

O ASIC moderno não criptográfico mais citado é a Unidade de Processamento Tensorial (TPU) do Google. O projeto TPU passou do conceito ao silício implantado em aproximadamente 15 meses. A TPU v1 entrou em operação nos data centers do Google em 2015 e foi divulgada publicamente no Google I/O em maio de 2016. Um artigo da ISCA de 2017, da equipe de Norm Jouppi, relatou que a TPU v1 executava inferência de 15 a 30 vezes mais rápido do que as CPUs e GPUs da época, com um desempenho por watt de 30 a 80 vezes melhor. O Google está agora em sua oitava geração de TPU, chamada Ironwood, voltada para a era da IA ativa. A Edge TPU foi lançada em julho de 2018, trazendo a mesma ideia para inferência de baixo consumo na borda.

Os ASICs automotivos também estão por toda parte. O chip de treinamento Dojo da Tesla e o chip de inferência FSD em seus carros são ambos ASICs personalizados. A Mobileye e a NVIDIA fornecem aceleradores ASIC para processamento de imagem e trabalho com sinais digitais em sistemas ADAS. Telecomunicações. Veículos autônomos. Inferência de IA. Esses são os três segmentos de crescimento onde os ASICs são amplamente utilizados e continuarão a dominar durante o restante da década. Os ASICs não podem ser reprogramados após a fabricação, portanto, são implantados onde a carga de trabalho realmente permanece. O quarto segmento é aquele para o qual este artigo vem apontando desde o início: mineração de criptomoedas.

Mineradores ASIC: A história dos circuitos integrados do Bitcoin, contada pela Avalon1

A mineração de Bitcoin é o exemplo mais claro da importância dos ASICs. A rede Bitcoin paga mineradores para calcularem hashes SHA-256. O SHA-256 é fixo e não sofreu alterações desde 2009, o que o torna um alvo perfeito para ASICs.

Nos primeiros anos, a mineração era feita com qualquer hardware disponível em casa. A mineração por CPU atingiu seu auge em 2009 e 2010. As GPUs dominaram o mercado de 2010 a 2012, quando se descobriu que as placas de vídeo podiam realizar cálculos muito mais rápidos que um Core i7. Uma breve janela de oportunidade para FPGAs surgiu em 2011 e 2012 para os mineradores mais dedicados. Então, em 19 de janeiro de 2013, a Canaan Creative lançou o Avalon1, o primeiro ASIC para Bitcoin produzido comercialmente. A primeira unidade atingiu 60 GH/s com 600 watts, fabricada em um processo de 110 nm. Toda a rede global do Bitcoin operava a cerca de 20 TH/s na época, o que significava que um único Avalon1 poderia minerar aproximadamente de 15 a 20 BTC por dia no lançamento. O negócio da mineração como o conhecemos hoje realmente começou naquele dia.

A Bitmain foi fundada no mesmo ano em Pequim, por Jihan Wu e Micree Zhan. A MicroBT (marca da Whatsminer) surgiu em 2016, criada pelo ex-engenheiro da Bitmain, Yang Zuoxing. No segundo semestre de 2013, a mineração de Bitcoin com GPUs já não era lucrativa. A mineração com CPUs estava morta há dois anos. Desde então, a única maneira economicamente racional de minerar Bitcoin tem sido com ASICs. Ponto final.

A consolidação tem sido acentuada. A Bitmain detém atualmente cerca de 82% do mercado global de mineradores ASIC. Em 2024, os EUA impuseram uma tarifa de 25% (Seção 301) sobre hardware de mineração ASIC fabricado na China, o que remodelou a distribuição das frotas de mineradores e os locais de fabricação dos chips ASIC. O setor de criptomoedas, dentro do mercado de semicondutores, agora está diretamente ligado à dinâmica comercial entre EUA e China.

Mineração ASIC vs. GPU em 2026: hashrate, watts, ROI

Comparar um minerador ASIC com uma GPU no Bitcoin em 2026 não é uma competição, é um erro de categoria. Os números explicam o porquê.

Em 3 de maio, o Bitcoin estava cotado a cerca de US$ 77.347 por moeda, de acordo com o rastreador diário de preços da Fortune. A taxa de hash da rede está em aproximadamente 1.012 EH/s em uma média de 7 dias, segundo o Hashrate Index. A dificuldade gira em torno de 136,61 T. A recompensa por bloco é de 3,125 BTC desde o halving de 19 de abril de 2024. O preço do hash — a receita que um minerador ganha por unidade de poder de hash — está em US$ 39,04 por PH/s/dia, o que equivale a cerca de US$ 0,039 por TH/dia.

Com um preço de US$ 0,07 por kWh, comum em grandes fazendas de safrinhas, o S21 Pro consome aproximadamente 84 kWh por dia, a um custo de cerca de US$ 5,88. Em termos líquidos, o custo é de alguns dólares por dia. O ponto de equilíbrio para o consumo de energia do S21 Pro, considerando o preço atual do hash, fica próximo de US$ 0,108/kWh. Estima-se que toda a rede consuma entre 170 e 180 TWh por ano, o que representa cerca de 0,7% a 0,8% da eletricidade global, segundo o Cambridge Centre for Alternative Finance.

Agora, vamos falar da GPU. Uma NVIDIA RTX 4090, a placa de vídeo topo de linha da geração anterior, processa o SHA-256 do Bitcoin a uma taxa de aproximadamente 1 a 2 GH/s. Isso equivale a 0,001 a 0,002 TH/s, contra os 234.000 GH/s do S21 Pro. O S21 Pro é mais de 100.000 vezes mais rápido que uma placa de vídeo de US$ 1.600. Ele também opera com um nível de ruído de 75 dB, aproximadamente o mesmo que um aspirador de pó de rua, enquanto modelos hidrodinâmicos chegam a 50 dB. Para o processamento de SHA-256, chips de uso geral não são necessários.

Moedas mineráveis por GPU em 2026: onde as GPUs ainda superam os ASICs

Algumas poucas criptomoedas de prova de trabalho ainda mantêm as GPUs em jogo em 2026, principalmente porque seus algoritmos foram construídos para serem hostis ao silício ASIC.

Ergo utiliza o Autolykos2, um algoritmo que exige muita memória e que permanece exclusivo para GPUs desde o início. Ravencoin usa o KawPow. Uma RTX 4090 atinge cerca de 120 MH/s nesse caso. Alephium utiliza o Blake3 e, na prática, continua sendo exclusivo para GPUs. Monero depende do RandomX, que é deliberadamente executado apenas em CPUs e construído em torno da geração de programas aleatórios, eliminando qualquer vantagem de ASIC. Kaspa perdeu sua janela de resistência a ASICs em 2023, quando a IceRiver e, posteriormente, a Bitmain lançaram ASICs kHeavyHash dedicados. O Ethash do Ethereum Classic é minerado por ASICs desde 2018. O Equihash do Zcash passou a ser minerado por ASICs anos antes disso.

O padrão é consistente. Algoritmos que exigem muita memória ou que são frequentemente rotacionados resistem à dominação dos ASICs por anos. Algoritmos fixos que exigem alto poder computacional sempre acabam sucumbindo. Isso é economia de silício, nada mais.

Marco Lucchetti

Marco Lucchetti is a senior content strategist and blockchain analyst at Plisio. With over 7 years of experience in cryptocurrency research, DeFi protocols, and payment technologies, Marco specializes in creating clear, data-driven content for a global crypto audience. His work focuses on transaction tracing, crypto compliance, and the future of blockchain infrastructure.