Czym jest układ ASIC? Układ scalony do konkretnych zastosowań a GPU

Otwórz koparkę Bitcoinów, spójrz na układ scalony w środku, a zobaczysz krzem, który robi dokładnie jedną rzecz: haszuje. To cała praca. Nie może uruchomić przeglądarki internetowej. Nigdy nie zdekoduje strumienia Netflixa. Nie wyszkoli modelu AI. Ale jedną rzecz robi, robi około tysiąc razy wydajniej niż jakikolwiek układ ogólnego przeznaczenia na rynku. Nazwa tego rodzaju krzemu to ASIC, skrót od Application-Specific Integrated Circuit (układ scalony specyficzny dla aplikacji). Pojawiają się one w wielu miejscach, daleko poza kryptografią. W centrach danych Google'a. W modemie radiowym w telefonie. W komputerze autopilota Tesli. W każdym przełączniku Ethernet w biurze. Ten artykuł omawia, czym właściwie jest układ ASIC, jak się go projektuje, czym różni się od procesora CPU, GPU lub FPGA, dlaczego wydobycie Bitcoinów ustabilizowało się na układach ASIC do 2013 roku i jak generacja 2026 wypada na tle najnowszych GPU.

Czym jest ASIC w jednym akapicie

ASIC to układ scalony przeznaczony do jednego konkretnego zadania przy najwyższej możliwej efektywności energetycznej. Skrót ten oznacza układ scalony o określonym przeznaczeniu aplikacyjnym, czasami zapisywany bez myślnika jako układ scalony o określonym przeznaczeniu aplikacyjnym. Po wytrawieniu projektu w krzemie w odlewni, takiej jak TSMC lub Samsung, logika układu nie może zostać przeprogramowana. Każdy tranzystor znajduje się dokładnie tam, gdzie umieściły go zespoły projektowe ASIC. Brutalna elastyczność zamieniona na brutalną optymalizację. Nowoczesny układ ASIC Bitcoin, taki jak Antminer S21 Pro, przetwarza 234 biliony haszy SHA-256 na sekundę przy 15 dżuli na terahasz, co jest poziomem, do którego nie zbliża się żaden procesor, karta graficzna ani inne jednostki przetwarzające. TPU firmy Google to układ ASIC. Podobnie jak modem radiowy w telefonie. Podobnie jak cyfrowe bloki sygnałowe, które przyspieszają sztuczną inteligencję i uczenie maszynowe w najnowszej elektronice użytkowej.

Układy ASIC kontra procesory CPU, GPU i FPGA: uniwersalny kompromis

Najłatwiejszym sposobem na dostrzeżenie, czym ASIC różni się od innych układów, jest porównanie ich z alternatywami. Cztery rodzaje układów scalonych wykonują większość zadań w nowoczesnej informatyce, a każdy z nich oferuje elastyczność w zamian za wydajność w innym stosunku.

Procesor (CPU) to układ scalony w laptopie. Może uruchamiać dowolny program, jaki kiedykolwiek napisano. Cena jest taka, że nie wykonuje żadnego pojedynczego zadania szczególnie szybko w przeliczeniu na wat. Procesor graficzny (GPU) jest zbudowany do obliczeń równoległych. Ta sama operacja jest wykonywana na tysiącach małych rdzeni jednocześnie. To świetne rozwiązanie dla grafiki, uczenia maszynowego i kopania kryptowalut odpornego na układy ASIC. Układ FPGA, skrót od Field Programmable Gate Arrays, to układ scalony, którego bramki logiczne można przeprogramować po wyprodukowaniu za pomocą języka opisu sprzętu (HDL), takiego jak Verilog lub VHDL. Układy FPGA plasują się pomiędzy układami GPU a ASIC pod względem efektywności energetycznej, z zaletą rekonfigurowalności. Koszt układu ASIC w dużej skali jest znacznie niższy w przeliczeniu na układ, ale początkowy rachunek za NRE jest ogromny. Układ ASIC to ostatni przystanek. Stała logika. Maksymalna wydajność w przeliczeniu na wat. Zerowa elastyczność. Projektanci optymalizują układ pod kątem jednego obciążenia i uważają, że to koniec.

Gdy zrozumiesz tę tabelę, reszta artykułu będzie już tylko praktyczna. Układy ASIC wygrywają, gdy obciążenie jest stałe, objętość jest ogromna, a obciążenie utrzymuje się na tym samym poziomie wystarczająco długo, aby uzasadnić wycofywanie. Przegrywają w momencie zmiany obciążenia.

Rozwój układów ASIC: od RTL do płytek krzemowych

Projektowanie układu ASIC jest powolne, kosztowne i niemal całkowicie jednokierunkowe. Sześć wstępnych etapów w toku. Trafienie na którykolwiek z nich może oznaczać stratę miesięcy pracy i dziesiątki milionów dolarów na kosztach masek.

Etap pierwszy to specyfikacja i architektura. Inżynierowie określają, co układ musi robić. Cel wydajnościowy. Budżet mocy. Obszar matrycy. Etap drugi to projektowanie RTL, gdzie inżynierowie programują logikę na poziomie transferu rejestrów w języku opisu sprzętu. Verilog i VHDL nadal rządzą. SystemVerilog przejął weryfikację. Etap trzeci to sama weryfikacja funkcjonalna, połączenie symulacji na stanowisku testowym i formalnego sprawdzania właściwości. Błędy wykryte na tym etapie kosztują tysiące dolarów. Błędy, które przedostają się do układu, kosztują miliony. Cała gra toczy się tutaj.

Etap czwarty to synteza logiczna. Kompilator przekształca RTL w listę połączeń standardowych komórek na poziomie bramek. Etap piąty to projektowanie fizyczne. Planowanie powierzchni, rozmieszczenie, trasowanie, synteza drzewa zegarowego, domknięcie czasowe. Wynik: plik GDSII opisujący każdą warstwę układu. Etap szósty to wyprowadzenie taśmy, kiedy GDSII trafia do odlewni. Następnie etapy fotolitograficzne przekształcają projekt w zestawy masek. Maski modelują wafle krzemowe warstwa po warstwie. Na koniec wafel jest dzielony na pojedyncze układy i pakowany. Nawet połączenia między tranzystorami w tej skali stanowią odrębny obszar badawczy, z czego co roku powstają prace doktorskie.

Teraz rachunek. Pojedyncza maska w węźle 5 nm kosztuje od 5 do 10 milionów dolarów. W procesie 3 nm, według Semianalysis i IBS, od 10 do 15 milionów dolarów lub więcej. Dodając do tego pensje, licencje IP i weryfikację, rachunek NRE za najnowocześniejszy układ ASIC z łatwością sięga pół miliarda dolarów. Czas cyklu od specyfikacji do pierwszego układu scalonego: od 12 do 24 miesięcy. Dostawcy narzędzi, którzy naprawdę się liczą: Synopsys (VCS, PrimeTime), Cadence (Virtuoso), Siemens EDA. Verilog i VHDL wciąż dominują na rynku po czterech dekadach. Nic lepszego ich jeszcze nie zastąpiło.

Typy projektowanych układów ASIC: w pełni niestandardowe, bramkowe i inne

Pod skrzydłami ASIC kryje się kilka metodologii projektowania. Obejmują one zarówno żmudne, w pełni spersonalizowane projekty, jak i szybkie, prefabrykowane skróty.

W pełni customowe układy ASIC rysują każdy tranzystor ręcznie. Najlepsza możliwa wydajność i gęstość. Najdłuższy czas projektowania. Standardowe lub półcustomowe układy ASIC wykorzystują predefiniowaną bibliotekę bramek logicznych, rejestrów i bloków pamięci. Skraca to czas projektowania o rzędy wielkości, jednocześnie zapewniając niemal optymalne rezultaty dla większości cyfrowych obciążeń. Układy ASIC z matrycą bramek oferują jeszcze więcej: prefabrykowane płytki z niepołączonymi tranzystorami, w których jedynie warstwy metalu łączące je ze sobą są specyficzne dla klienta. Zarówno koszt, jak i czas realizacji spadają. Strukturalne układy ASIC znajdują się pomiędzy matrycami bramek a standardowymi komórkami, stanowiąc rozwiązanie pośrednie dla projektów o małej objętości i wysokiej wydajności.

Krótka historia. Bipolarna matryca bramek pojawiła się w 1967 roku w firmach Ferranti i Interdesign, a w tym samym roku pojawiła się rodzina układów Micromatrix firmy Fairchild. Układ ULA firmy Ferranti, wbudowany w komputer domowy Sinclair ZX81 z 1981 roku, jest powszechnie uznawany za pierwszy popularny konsumencki układ ASIC. W 1974 roku pojawiły się matryce bramek CMOS. W latach 80. XX wieku nastąpił rozkwit układów ASIC o pełnej standardowej budowie komórek. Dzisiejsze najnowocześniejsze układy ASIC nadal wywodzą się z tego drzewa genealogicznego.

Gdzie obecnie stosuje się układy ASIC: TPU, sieci, wnioskowanie AI

Układy ASIC są wszędzie, gdzie ludzie przestają szukać. Otwórz dowolny smartfon, a znajdziesz dedykowany procesor aplikacyjny, który technicznie rzecz biorąc jest rodziną układów ASIC. Seria A i seria M firmy Apple. Snapdragon Qualcomma. Exynos Samsunga. Wejdź do centrum danych w chmurze, a znajdziesz dedykowane układy ASIC firm Broadcom, Cisco i Marvell, przesyłające terabity ruchu na sekundę przez przełączniki, które uległyby awarii, gdyby ktokolwiek próbował wykonać to samo w oprogramowaniu.

Najczęściej cytowanym nowoczesnym, niekryptograficznym układem ASIC jest Tensor Processing Unit firmy Google. Projekt TPU przeszedł od koncepcji do wdrożenia krzemu w około 15 miesięcy. TPU v1 został uruchomiony w centrach danych Google w 2015 roku. Został publicznie zaprezentowany na konferencji Google I/O w maju 2016 roku. W artykule ISCA z 2017 roku zespół Norma Jouppiego donosił, że TPU v1 uruchamia inferencję od 15 do 30 razy szybciej niż procesory i karty graficzne z tamtej ery, zapewniając od 30 do 80 razy lepszą wydajność na wat. Google pracuje obecnie nad ósmą generacją TPU, zwaną Ironwood, skierowaną do ery sztucznej inteligencji opartej na agentach. Edge TPU został wprowadzony na rynek w lipcu 2018 roku, wprowadzając tę samą ideę do inferencji o niskim poborze mocy na brzegu sieci.

Układy ASIC w motoryzacji są wszechobecne. Układ treningowy Dojo firmy Tesla i układ wnioskowania FSD w jej samochodach to niestandardowe układy ASIC. Mobileye i NVIDIA dostarczają akceleratory ASIC do przetwarzania obrazu i obsługi sygnałów cyfrowych w systemach ADAS. Telekomunikacja. Pojazdy autonomiczne. Wnioskowanie AI. To trzy segmenty wzrostu, w których układy ASIC są szeroko stosowane i będą dominować przez resztę dekady. Układów ASIC nie można przeprogramować po wyprodukowaniu, dlatego są wdrażane tam, gdzie obciążenie pracą jest rzeczywiście obecne. Czwarty segment to ten, na który od dawna wskazywano w tym artykule: wydobywanie kryptowalut.

Górnicy ASIC: historia układów scalonych Bitcoina od Avalon1

Kopanie bitcoinów to najbardziej klarowny przykład pokazujący, dlaczego układy ASIC w ogóle mają znaczenie. Sieć Bitcoin płaci górnikom za obliczanie skrótów SHA-256. SHA-256 jest stały i nie zmienił się od 2009 roku. Co czyni go idealnym celem dla układów ASIC.

We wczesnych latach kopanie kryptowalut odbywało się na dowolnym sprzęcie, jaki akurat był w domu. Kopanie kryptowalut za pomocą procesorów osiągnęło szczyt w latach 2009-2010. Karty graficzne przejęły kontrolę w latach 2010-2012, gdy ludzie zorientowali się, że karty graficzne mogą haszować o rzędy wielkości szybciej niż Core i7. Krótkie okno FPGA otworzyło się w latach 2011-2012 dla najbardziej zaangażowanych górników. Następnie, 19 stycznia 2013 roku, Canaan Creative wypuściło Avalon1, pierwszy komercyjnie produkowany układ ASIC Bitcoin. Pierwszy egzemplarz osiągnął 60 GH/s przy 600 watach, wyprodukowany w procesie technologicznym 110 nm. Cała globalna sieć Bitcoin działała wówczas z prędkością około 20 TH/s, co oznaczało, że pojedynczy Avalon1 mógł wydobywać szacunkowo 15-20 BTC dziennie w momencie uruchomienia. Branża wydobywcza, jaką znamy dzisiaj, tak naprawdę rozpoczęła się właśnie od tego dnia.

Bitmain został założony w tym samym roku w Pekinie przez Jihan Wu i Micree Zhan. W 2016 roku powstała firma MicroBT (marka Whatsminer), wydzielona przez byłego inżyniera Bitmain, Yang Zuoxinga. W drugiej połowie 2013 roku kopanie Bitcoinów za pomocą GPU stało się już nieopłacalne. Kopanie Bitcoinów za pomocą CPU upadło już dwa lata temu. Od tego czasu jedynym ekonomicznie racjonalnym sposobem kopania Bitcoinów były układy ASIC. Kropka.

Konsolidacja przebiegała dynamicznie. Bitmain posiada obecnie około 82% globalnego rynku układów ASIC. W 2024 roku Stany Zjednoczone nałożyły 25% cło na podstawie sekcji 301 na chiński sprzęt do kopania ASIC, co zmieniło sposób, w jaki górnicy rozmieszczają swoje floty i gdzie faktycznie trafia produkcja układów ASIC. Kryptowalutowy aspekt rynku półprzewodników jest teraz jednym z głównych elementów relacji handlowych między USA a Chinami.

Kopanie ASIC kontra GPU w 2026: hashrate, waty, zwrot z inwestycji

Porównanie koparki ASIC z GPU w Bitcoinie w 2026 to nie konkurs, to błąd kategorii. Liczby wyjaśniają dlaczego.

Według dziennego wskaźnika cen Fortune, na dzień 2026 maja cena Bitcoina wynosiła około 77 347 USD za monetę. Średnia moc obliczeniowa sieci wynosi około 1012 EH/s w ciągu 7 dni, zgodnie z indeksem Hashrate. Trudność wydobycia oscyluje w okolicach 136,61 T. Nagroda za blok wynosi 3,125 BTC od halvingu z 19 kwietnia 2024 roku. Cena obliczeniowa (hashprice) – przychód, jaki górnik zarabia na jednostkę mocy obliczeniowej (PH/s/dzień) – wynosi 39,04 USD za PH/s/dzień, co daje około 0,039 USD za TH/dzień.

Dodaj 0,07 dolara za kWh, typową stawkę dla dużych gospodarstw rolnych, a S21 Pro pobiera około 84 kWh dziennie, co kosztuje około 5,88 dolara. Netto energii: kilka dolarów dziennie. Próg rentowności energii elektrycznej dla S21 Pro przy obecnej cenie haszowania wynosi około 0,108 dolara/kWh. Cała sieć pobiera około 170–180 TWh rocznie, co stanowi około 0,7–0,8% globalnej energii elektrycznej, według Cambridge Centre for Alternative Finance.

Teraz strona GPU. NVIDIA RTX 4090, najlepsza karta konsumencka ostatniej generacji, oblicza Bitcoin SHA-256 z prędkością około 1 do 2 GH/s. To daje od 0,001 do 0,002 TH/s, w porównaniu z 234 000 GH/s w przypadku S21 Pro. S21 Pro jest ponad 100 000 razy szybszy niż karta graficzna za 1600 dolarów. Działa również z głośnością 75 dB, co odpowiada mniej więcej poziomowi hałasu odkurzacza przydrożnego, podczas gdy modele hydro osiągają poziom 50 dB. Do obliczeń SHA-256 nie są potrzebne układy scalone ogólnego przeznaczenia.

Monety wydobywalne za pomocą GPU w 2026: gdzie GPU nadal pokonują układy ASIC

Garść monet typu proof-of-work nadal utrzymuje procesory graficzne w grze w 2026, głównie dlatego, że ich algorytmy zostały stworzone tak, aby były nieprzyjazne dla układów ASIC.

Ergo korzysta z Autolykos2, algorytmu wymagającego dużej pamięci, który od samego początku obsługiwał wyłącznie GPU. Ravencoin korzysta z KawPow. Karta RTX 4090 osiąga tam około 120 MH/s. Alephium korzysta z Blake3 i w praktyce korzysta wyłącznie z GPU. Monero opiera się na RandomX, który celowo wykorzystuje wyłącznie CPU i opiera się na losowym generowaniu programów, niwecząc wszelkie przewagi w zakresie układów ASIC. Kaspa straciła swoje okno odporności na układy ASIC w 2023 roku, kiedy IceRiver, a następnie Bitmain, wprowadziły dedykowane układy ASIC kHeavyHash. Ethash z Ethereum Classic jest kopany za pomocą układów ASIC od 2018 roku. Equihash z Zcash padł ofiarą układów ASIC wiele lat wcześniej.

Ten schemat jest spójny. Algorytmy wymagające dużej pamięci lub częstej rotacji latami opierają się przejęciu przez układy ASIC. Algorytmy o stałym obciążeniu obliczeniowym zawsze upadają. To tylko ekonomia krzemu i nic więcej.

Marco Lucchetti

Marco Lucchetti is a senior content strategist and blockchain analyst at Plisio. With over 7 years of experience in cryptocurrency research, DeFi protocols, and payment technologies, Marco specializes in creating clear, data-driven content for a global crypto audience. His work focuses on transaction tracing, crypto compliance, and the future of blockchain infrastructure.