Cos`è un ASIC? Circuito integrato specifico per applicazioni vs GPU

Aprite un miner di Bitcoin, osservate il chip al suo interno e vi troverete di fronte a un componente in silicio che svolge una sola funzione: l'hashing. Questo è tutto il suo compito. Non può eseguire un browser web. Non decodificherà mai uno streaming di Netflix. Non addestrerà un modello di intelligenza artificiale. Ma l'unica cosa che fa, la fa circa mille volte più efficientemente di qualsiasi chip generico sul mercato. Questo tipo di silicio si chiama ASIC, acronimo di Application-Specific Integrated Circuit (circuito integrato specifico per applicazioni). Si trovano in molti altri ambiti, ben oltre quello delle criptovalute: i data center di Google, il modem radio del vostro telefono, il computer del pilota automatico di Tesla, ogni switch Ethernet del vostro ufficio. Questo articolo illustra cos'è effettivamente un ASIC, come viene progettato, cosa lo differenzia da una CPU, una GPU o un FPGA, perché il mining di Bitcoin si è orientato verso gli ASIC entro il 2013 e come la generazione 2026 si confronta con le GPU più recenti.

Cos'è un ASIC, in un paragrafo

Un ASIC è un chip progettato per un compito specifico con la massima efficienza energetica possibile. L'acronimo sta per Application-Specific Integrated Circuit (circuito integrato specifico per applicazione), a volte scritto senza trattino come application specific integrated circuit (circuito integrato specifico per applicazione). Una volta che il progetto è stato inciso sul silicio in una fonderia come TSMC o Samsung, la logica non può essere riprogrammata. Ogni transistor si trova esattamente dove i team di progettazione ASIC lo hanno posizionato. Flessibilità estrema a fronte di un'ottimizzazione altrettanto estrema. Un moderno ASIC per Bitcoin come l'Antminer S21 Pro esegue 234 trilioni di hash SHA-256 al secondo a 15 joule per terahash, un livello a cui nessuna CPU, GPU o altra unità di elaborazione si avvicina. La TPU di Google è un ASIC. Così come il modem radio nel tuo telefono. E lo sono anche i blocchi di segnale digitale che accelerano l'intelligenza artificiale e l'apprendimento automatico all'interno dei più recenti dispositivi elettronici di consumo.

ASIC contro CPU, GPU e FPGA: un compromesso per applicazioni generali

Il modo più semplice per capire cosa distingue un ASIC è confrontarlo con le sue alternative. Quattro tipi di chip svolgono la maggior parte del lavoro nell'informatica moderna, e ognuno di essi sacrifica la flessibilità a favore dell'efficienza in un rapporto diverso.

Una CPU (unità centrale di elaborazione) è il chip presente in un laptop. Può eseguire qualsiasi programma mai scritto. Il prezzo da pagare è che non esegue nessuna singola attività in modo particolarmente veloce per watt. Una GPU (unità di elaborazione grafica) è progettata per il calcolo parallelo. La stessa operazione viene eseguita simultaneamente su migliaia di piccoli core. Questo è ottimo per la grafica, l'apprendimento automatico e il mining di criptovalute resistente agli ASIC. Un FPGA, acronimo di Field Programmable Gate Array, è un chip i cui gate logici possono essere riprogrammati dopo la produzione utilizzando un linguaggio di descrizione hardware (HDL) come Verilog o VHDL. Gli FPGA si collocano tra le GPU e gli ASIC in termini di efficienza energetica, con il vantaggio di essere riconfigurabili. Il costo di un ASIC su larga scala è molto inferiore per chip, ma il costo iniziale di progettazione e sviluppo (NRE) è proibitivo. Un ASIC è l'ultima risorsa. Logica fissa. Massime prestazioni per watt. Nessuna flessibilità. I progettisti ottimizzano il silicio per un singolo carico di lavoro e lo considerano finito.

Una volta compresa quella tabella, il resto dell'articolo riguarda l'applicazione pratica. Gli ASIC risultano vincenti quando il carico di lavoro è fisso, il volume è elevato e il carico di lavoro è rimasto invariato abbastanza a lungo da giustificare la realizzazione di un prototipo. Perdono terreno nel momento in cui il carico di lavoro cambia.

Sviluppo di ASIC: dal RTL al wafer di silicio

Progettare un ASIC è un processo lento, costoso e quasi interamente unidirezionale. Il processo si articola in sei fasi preliminari. Un errore in una qualsiasi di queste fasi può mandare in fumo mesi di lavoro e decine di milioni di dollari in costi di mascheratura.

La prima fase riguarda le specifiche e l'architettura. Gli ingegneri definiscono con precisione cosa deve fare il chip: obiettivi di prestazioni, budget energetico e area del die. La seconda fase è la progettazione RTL, in cui gli ingegneri programmano la logica a livello di trasferimento di registri (RTL) utilizzando un linguaggio di descrizione hardware. Verilog e VHDL sono ancora i linguaggi predominanti, ma SystemVerilog ha ormai assunto il ruolo di responsabile della verifica. La terza fase è la verifica funzionale vera e propria, un mix di simulazione su un banco di prova e verifica formale delle proprietà. I bug individuati in questa fase costano migliaia di dollari, mentre quelli che si insinuano nel silicio ne costano milioni. L'intero processo si decide qui.

La quarta fase è la sintesi logica. Un compilatore trasforma il codice RTL in una netlist a livello di gate di celle standard. La quinta fase è la progettazione fisica. Floorplanning, posizionamento, instradamento, sintesi dell'albero di clock, chiusura dei tempi. Output: un file GDSII che descrive ogni strato del chip. La sesta fase è la produzione su nastro, quando il file GDSII viene inviato alla fonderia. Le fasi di fotolitografia trasformano quindi il progetto in set di maschere. Le maschere modellano i wafer di silicio strato per strato. Infine, il wafer viene tagliato in singoli chip e confezionato. Persino l'interconnessione tra i transistor a questa scala costituisce un campo di ricerca a sé stante, con tesi di dottorato scritte ogni anno.

Ora passiamo al conto. Un singolo set di maschere per il nodo a 5 nm costa dai 5 ai 10 milioni di dollari. A 3 nm, dai 10 ai 15 milioni di dollari o più, secondo Semianalysis e IBS. Aggiungendo stipendi, licenze IP e verifiche, il costo NRE per un ASIC all'avanguardia supera facilmente il mezzo miliardo di dollari. Tempo di ciclo dalla specifica al primo silicio: dai 12 ai 24 mesi. Fornitori di strumenti che contano davvero: Synopsys (VCS, PrimeTime), Cadence (Virtuoso), Siemens EDA. Verilog e VHDL dominano ancora il settore dopo quattro decenni. Nulla di meglio li ha ancora sostituiti.

Tipi di ASIC progettati: full-custom, gate-array, altro

Sotto l'ombrello degli ASIC rientrano diverse metodologie di progettazione. Queste spaziano da meticolosi lavori di personalizzazione completa a soluzioni rapide e prefabbricate.

Gli ASIC full-custom disegnano ogni transistor a mano. Offrono le migliori prestazioni e densità possibili, ma richiedono tempi di progettazione più lunghi. Gli ASIC standard o semi-custom utilizzano una libreria predefinita di porte logiche, registri e blocchi di memoria. Questo riduce drasticamente i tempi di sviluppo, garantendo comunque risultati quasi ottimali per la maggior parte dei carichi di lavoro digitali. Gli ASIC gate array si spingono oltre: wafer prefabbricati con transistor non collegati, in cui solo gli strati metallici che li uniscono sono specifici per il cliente. I costi e i tempi di realizzazione si riducono. Gli ASIC strutturati si collocano tra i gate array e gli standard-cell, rappresentando una soluzione intermedia per progetti ad alte prestazioni e a basso volume.

Un po' di storia. Il gate array bipolare fece la sua comparsa nel 1967 grazie a Ferranti e Interdesign, e nello stesso anno arrivò la famiglia Micromatrix di Fairchild. Il Ferranti ULA integrato nel computer domestico Sinclair ZX81 del 1981 è ampiamente considerato il primo ASIC di largo consumo. I gate array CMOS seguirono nel 1974. Gli ASIC full standard-cell si diffusero negli anni '80. Gli ASIC all'avanguardia di oggi sono ancora discendenti di quell'albero genealogico.

Dove vengono utilizzati oggi gli ASIC: TPU, reti, inferenza di intelligenza artificiale

Gli ASIC sono ovunque, anche dove la gente si ferma a guardare. Aprite un qualsiasi smartphone e troverete un processore applicativo personalizzato che, tecnicamente, è una famiglia di ASIC. Le serie A e M di Apple. Qualcomm Snapdragon. Samsung Exynos. Entrate in un data center cloud e troverete ASIC di rete personalizzati di Broadcom, Cisco e Marvell, che gestiscono terabit di traffico al secondo attraverso switch che si fonderebbero se qualcuno provasse a fare lo stesso lavoro via software.

L'ASIC non crittografico moderno più citato è la Tensor Processing Unit (TPU) di Google. Il progetto TPU è passato dal concetto iniziale alla realizzazione del chip in circa 15 mesi. La TPU v1 è entrata in funzione nei data center di Google nel 2015 ed è stata presentata pubblicamente al Google I/O nel maggio 2016. Un documento ISCA del 2017 del team di Norm Jouppi riportava che la TPU v1 eseguiva l'inferenza da 15 a 30 volte più velocemente delle CPU e GPU dell'epoca, con prestazioni per watt da 30 a 80 volte superiori. Google è ora all'ottava generazione di TPU, chiamata Ironwood, pensata per l'era dell'IA agentiva. La Edge TPU è stata lanciata nel luglio 2018, applicando la stessa idea all'inferenza a basso consumo energetico in periferia.

Anche nel settore automobilistico gli ASIC sono ovunque. Il chip di training Dojo di Tesla e il chip di inferenza FSD nelle sue auto sono entrambi ASIC personalizzati. Mobileye e NVIDIA forniscono acceleratori ASIC per l'elaborazione delle immagini e dei segnali digitali nei sistemi ADAS. Telecomunicazioni. Veicoli autonomi. Inferenza AI. Questi sono i tre segmenti di crescita in cui gli ASIC sono ampiamente utilizzati e continueranno a dominare per il resto del decennio. Gli ASIC non possono essere riprogrammati dopo la fabbricazione, quindi vengono impiegati dove il carico di lavoro rimane effettivamente fisso. Il quarto è quello a cui questo articolo ha puntato fin dall'inizio: il mining di criptovalute.

Minatori ASIC: la storia dei circuiti integrati di Bitcoin raccontata da Avalon1

Il mining di Bitcoin è l'esempio perfetto del perché gli ASIC siano importanti. La rete Bitcoin paga i miner per calcolare gli hash SHA-256. SHA-256 è un algoritmo fisso, rimasto invariato dal 2009, il che lo rende un bersaglio ideale per gli ASIC.

Agli inizi, il mining veniva effettuato con qualsiasi hardware disponibile in casa. Il mining tramite CPU raggiunse il suo apice tra il 2009 e il 2010. Le GPU presero il sopravvento dal 2010 al 2012, quando ci si rese conto che le schede grafiche potevano eseguire l'hashing a velocità di ordini di grandezza superiori rispetto a un Core i7. Nel 2011 e nel 2012 si aprì una breve finestra di opportunità per le FPGA, riservata ai miner più appassionati. Poi, il 19 gennaio 2013, Canaan Creative lanciò Avalon1, il primo ASIC per Bitcoin prodotto commercialmente. La prima unità raggiunse i 60 GH/s con un consumo di 600 watt, realizzata con un processo a 110 nm. L'intera rete Bitcoin globale operava all'epoca a circa 20 TH/s, il che significava che un singolo Avalon1 poteva minare circa 15-20 BTC al giorno al momento del lancio. Il settore del mining come lo conosciamo oggi risale a quel giorno.

Bitmain è stata fondata nello stesso anno a Pechino da Jihan Wu e Micree Zhan. MicroBT (marchio di Whatsminer) è nata nel 2016, come spin-off dell'ex ingegnere di Bitmain Yang Zuoxing. Già nella seconda metà del 2013, il mining di Bitcoin con GPU era diventato non redditizio. Il mining con CPU era morto da due anni. Da allora, l'unico modo economicamente razionale per minare Bitcoin è stato con gli ASIC. Punto.

Il processo di consolidamento è stato rapido. Bitmain detiene attualmente una quota stimata dell'82% del mercato globale dei miner ASIC. Nel 2024 gli Stati Uniti hanno imposto un dazio del 25% ai sensi della Sezione 301 sull'hardware per il mining di ASIC di produzione cinese, il che ha ridefinito la distribuzione delle infrastrutture di mining e la localizzazione della produzione dei chip ASIC. Il settore dei semiconduttori legato alle criptovalute si trova ora al centro del dibattito commerciale tra Stati Uniti e Cina.

Mining con ASIC vs GPU in 2026: hashrate, watt, ROI

Confrontare un miner ASIC con una GPU su Bitcoin in 2026 non è una gara, è un errore di categoria. I numeri spiegano il perché.

Al 3 maggio, secondo il tracker dei prezzi giornalieri di Fortune, Bitcoin viene scambiato a circa 77.347 dollari per moneta. L'hashrate della rete si attesta a circa 1.012 EH/s su una media di 7 giorni, secondo Hashrate Index. La difficoltà si aggira intorno a 136,61 T. La ricompensa per blocco è di 3,125 BTC dall'halving del 19 aprile 2024. L'hashprice, ovvero il ricavo che un miner ottiene per unità di potenza di calcolo, è di 39,04 dollari per PH/s/giorno, che corrisponde a circa 0,039 dollari per TH/giorno.

Applicando una tariffa di 0,07 dollari per kWh, tipica delle grandi aziende agricole, l'S21 Pro consuma circa 84 kWh al giorno, con un costo di circa 5,88 dollari. Al netto dell'energia: pochi dollari al giorno. Il punto di pareggio per l'elettricità dell'S21 Pro, al prezzo attuale di hash, si aggira intorno a 0,108 dollari/kWh. L'intera rete consuma una quantità stimata di 170-180 TWh all'anno, pari a circa lo 0,7-0,8% del consumo globale di elettricità, secondo il Cambridge Centre for Alternative Finance.

Ora passiamo alla GPU. Una NVIDIA RTX 4090, la scheda video di fascia alta per il mercato consumer della scorsa generazione, calcola Bitcoin SHA-256 a circa 1-2 GH/s. Ciò equivale a 0,001-0,002 TH/s, contro i 234.000 GH/s del Galaxy S21 Pro. Il Galaxy S21 Pro è oltre 100.000 volte più veloce di una scheda grafica da 1.600 dollari. Inoltre, funziona a 75 dB, circa il livello di rumore di un aspirapolvere da strada, mentre i modelli con raffreddamento ad acqua scendono a 50 dB. Per SHA-256, i chip generici non sono adatti.

Monete minabili tramite GPU in 2026: dove le GPU battono ancora gli ASIC

Una manciata di criptovalute basate sul proof-of-work mantengono ancora le GPU in gioco in 2026, soprattutto perché i loro algoritmi sono stati progettati per essere ostili ai chip ASIC.

Ergo utilizza Autolykos2, un algoritmo che richiede molta memoria e che è rimasto esclusivamente basato su GPU fin dal primo giorno. Ravencoin usa KawPow. Una RTX 4090 in questo caso raggiunge circa 120 MH/s. Alephium utilizza Blake3 e in pratica rimane esclusivamente basato su GPU. Monero si affida a RandomX, che è volutamente basato esclusivamente su CPU e costruito attorno alla generazione di programmi casuali, annullando qualsiasi vantaggio derivante dall'utilizzo di ASIC. Kaspa ha perso la sua resistenza agli ASIC nel 2023, quando IceRiver e poi Bitmain hanno lanciato ASIC dedicati per kHeavyHash. Ethash di Ethereum Classic è stato minato con ASIC dal 2018. Equihash di Zcash è caduto vittima degli ASIC anni prima.

Lo schema è coerente. Gli algoritmi che richiedono molta memoria o che vengono ruotati frequentemente resistono per anni all'adozione degli ASIC. Gli algoritmi fissi ad alta intensità di calcolo, invece, sono inevitabilmente destinati a scomparire. Questa è la legge economica del silicio, niente di più.

Marco Lucchetti

Marco Lucchetti is a senior content strategist and blockchain analyst at Plisio. With over 7 years of experience in cryptocurrency research, DeFi protocols, and payment technologies, Marco specializes in creating clear, data-driven content for a global crypto audience. His work focuses on transaction tracing, crypto compliance, and the future of blockchain infrastructure.