Qu`est-ce qu`un ASIC ? Circuit intégré spécifique à une application vs GPU
Ouvrez un mineur de Bitcoin, examinez la puce à l'intérieur, et vous découvrirez un circuit intégré dédié à une seule et unique fonction : le hachage. C'est son unique rôle. Il est incapable de faire tourner un navigateur web, de décoder un flux Netflix ou d'entraîner un modèle d'IA. Pourtant, pour cette unique tâche, il l'accomplit avec une efficacité mille fois supérieure à celle de n'importe quelle puce classique du marché. Ce type de circuit intégré s'appelle ASIC, acronyme de « Application-Specific Integrated Circuit » (circuit intégré spécifique à une application). On le retrouve dans de nombreux domaines, bien au-delà du monde des cryptomonnaies : les centres de données de Google, le modem radio de votre téléphone, l'ordinateur de bord de Tesla, et même chaque commutateur Ethernet de votre bureau. Cet article explique ce qu'est un ASIC, comment il est conçu, en quoi il diffère d'un CPU, d'un GPU ou d'un FPGA, pourquoi le minage de Bitcoin s'est tourné vers les ASIC dès 2013, et comment la génération 2026 se compare aux GPU les plus récents.
Qu'est-ce qu'un ASIC, en un paragraphe
Un ASIC est une puce conçue pour une tâche spécifique avec une efficacité énergétique maximale. L'acronyme signifie « circuit intégré spécifique à une application », parfois écrit sans trait d'union. Une fois la conception gravée sur silicium chez un fondeur comme TSMC ou Samsung, la logique ne peut plus être reprogrammée. Chaque transistor est positionné avec précision par les équipes de conception de l'ASIC. Une flexibilité extrême est ici sacrifiée au profit d'une optimisation extrême. Un ASIC Bitcoin moderne comme l'Antminer S21 Pro effectue 234 000 milliards de hachages SHA-256 par seconde à 15 joules par térahash, un niveau qu'aucun CPU, GPU ou autre unité de traitement n'atteint. La TPU de Google est un ASIC. Le modem radio de votre téléphone l'est également. De même que les blocs de signaux numériques qui accélèrent l'IA et l'apprentissage automatique dans les appareils électroniques grand public les plus récents.
ASIC vs CPU, GPU et FPGA : un compromis à usage général
Le moyen le plus simple de comprendre ce qui distingue un ASIC est de le comparer à ses alternatives. Quatre types de puces effectuent la majeure partie du travail en informatique moderne, et chacune privilégie l'efficacité au détriment de la flexibilité selon des proportions différentes.
Un processeur (CPU) est la puce d'un ordinateur portable. Il peut exécuter n'importe quel programme. En revanche, son rendement énergétique est médiocre, sans qu'aucune tâche ne soit particulièrement rapide par watt. Un processeur graphique (GPU) est conçu pour le calcul parallèle. La même opération est exécutée simultanément sur des milliers de petits cœurs. C'est idéal pour le graphisme, l'apprentissage automatique et le minage de cryptomonnaies résistant aux ASIC. Un FPGA (Field Programmable Gate Arrays, ou matrice de portes programmables) est une puce dont les portes logiques peuvent être reprogrammées après fabrication à l'aide d'un langage de description matérielle (HDL) comme Verilog ou VHDL. Les FPGA se situent entre les GPU et les ASIC en termes d'efficacité énergétique, avec l'avantage d'être reconfigurables. Le coût unitaire d'un ASIC est bien inférieur à grande échelle, mais les coûts de développement initiaux sont exorbitants. Un ASIC est la solution de dernier recours. Logique fixe. Performances maximales par watt. Aucune flexibilité. Les concepteurs optimisent le silicium pour une seule charge de travail et c'est tout.
| Type de puce | Flexibilité | Performance/watt pour une tâche fixe | Utilisation typique | Exemple |
|---|---|---|---|---|
| processeur | Exécute n'importe quel logiciel | Le plus bas | Systèmes d'exploitation, code général | Intel Xeon, AMD Ryzen |
| GPU | SIMD parallèle, programmable | Milieu | Graphisme, entraînement ML, minage résistant aux ASIC | NVIDIA RTX 4090 |
| FPGA | logique reprogrammable | Haut | Prototypage, télécommunications, trading haute fréquence, fabrication sur mesure en petites séries | Xilinx Versal, Intel Agilex |
| ASIC | silicium à fonction fixe | Le plus haut | Minage de BTC, Google TPU, commutateurs réseau | Antminer S21, Google TPU v5 |
Une fois ce tableau compris, le reste de cet article traite de son application. Les ASIC sont performants lorsque la charge de travail est fixe, le volume important et stable sur une période suffisamment longue pour justifier la fabrication. Ils deviennent moins performants dès que la charge de travail change.
Développement ASIC : du RTL à la plaquette de silicium
La conception d'un ASIC est un processus lent, coûteux et presque entièrement irréversible. Elle comporte six étapes principales. Un dysfonctionnement à l'une d'entre elles peut anéantir des mois de travail et engendrer des dépenses de plusieurs dizaines de millions en masques.
La première étape consiste à définir les spécifications et l'architecture. Les ingénieurs déterminent les fonctionnalités requises pour la puce : objectifs de performance, budget énergétique et surface de la puce. La deuxième étape est la conception RTL, où les ingénieurs programment la logique au niveau des transferts de registres dans un langage de description matérielle. Verilog et VHDL restent prédominants, tandis que SystemVerilog assure désormais la vérification. La troisième étape est la vérification fonctionnelle proprement dite, qui combine simulation sur un banc d'essai et vérification formelle des propriétés. Les bogues détectés à ce stade coûtent des milliers de dollars, et ceux qui s'introduisent dans le silicium, des millions. Tout se joue à cette étape.
La quatrième étape est la synthèse logique. Un compilateur transforme le RTL en une netlist de cellules standard au niveau des portes. La cinquième étape est la conception physique : placement, routage, synthèse de l'arbre d'horloge et fermeture temporelle. Le résultat est un fichier GDSII décrivant chaque couche de la puce. La sixième étape est la finalisation du processus de fabrication, lorsque le fichier GDSII est envoyé à la fonderie. Les étapes de photolithographie transforment ensuite la conception en masques. Ces masques permettent de structurer les plaquettes de silicium couche par couche. Enfin, la plaquette est découpée en puces individuelles et encapsulée. Même l'interconnexion entre les transistors à cette échelle constitue un domaine de recherche à part entière, avec des thèses de doctorat publiées chaque année.
Passons maintenant à la facture. Un seul jeu de masques à la finesse de gravure de 5 nm coûte entre 5 et 10 millions de dollars. À 3 nm, ce coût atteint 10 à 15 millions de dollars, voire plus, selon Semianalysis et IBS. Ajoutez les salaires, les licences de propriété intellectuelle et la vérification, et les coûts de développement non récurrents (NRE) d'un circuit intégré spécifique (ASIC) de pointe dépassent facilement le demi-milliard de dollars. Délai entre la spécification et la première fabrication du silicium : 12 à 24 mois. Les principaux fournisseurs d'outils sont : Synopsys (VCS, PrimeTime), Cadence (Virtuoso) et Siemens EDA. Verilog et VHDL restent les langages de prédilection après quatre décennies. Aucun autre langage ne les a encore détrônés.
Types de circuits intégrés spécifiques (ASIC) conçus : entièrement personnalisés, à matrice de portes, etc.
Plusieurs méthodologies de conception relèvent de la catégorie ASIC. Elles vont du travail entièrement personnalisé et minutieux aux solutions préfabriquées rapides.
Les circuits intégrés spécifiques (ASIC) entièrement personnalisés conçoivent chaque transistor à la main. Ils offrent des performances et une densité optimales, mais leur temps de conception est le plus long. Les ASIC à cellules standard ou semi-personnalisés utilisent une bibliothèque pré-caractérisée de portes logiques, de registres et de blocs mémoire. Cela réduit considérablement le temps de développement tout en conservant des résultats quasi optimaux pour la plupart des applications numériques. Les ASIC à matrice de portes vont encore plus loin : ils utilisent des plaquettes préfabriquées avec des transistors non connectés, seules les couches métalliques assurant leur interconnexion étant spécifiques au client. Le coût et le délai de livraison sont ainsi réduits. Les ASIC structurés se situent entre les matrices de portes et les cellules standard, offrant une solution intermédiaire pour les conceptions hautes performances en faible volume.
Un peu d'histoire. Les réseaux de portes bipolaires sont apparus en 1967, développés par Ferranti et Interdesign, suivis la même année par la famille Micromatrix de Fairchild. Le réseau ULA de Ferranti, intégré à l'ordinateur personnel Sinclair ZX81 de 1981, est souvent considéré comme le premier circuit intégré spécifique (ASIC) grand public. Les réseaux de portes CMOS ont suivi en 1974. Les ASIC à cellules standard complètes se sont multipliés tout au long des années 1980. Les ASIC de pointe actuels descendent encore de cette lignée.
Où les ASIC sont utilisés aujourd'hui : TPU, réseaux, inférence IA
Les ASIC sont omniprésents, même si on n'y prête plus attention. Ouvrez n'importe quel smartphone : vous y trouverez un processeur d'application personnalisé qui est, techniquement parlant, une famille d'ASIC. Les séries A et M d'Apple, Qualcomm Snapdragon, Samsung Exynos… Pénétrez dans un centre de données cloud et vous découvrirez des ASIC réseau personnalisés de Broadcom, Cisco et Marvell, qui acheminent des térabits de trafic par seconde via des commutateurs qui seraient saturés si l'on tentait d'effectuer la même tâche par logiciel.
L'ASIC non cryptographique moderne le plus cité est l'unité de traitement tensoriel (TPU) de Google. Le projet TPU est passé du concept au déploiement sur silicium en une quinzaine de mois. La TPU v1 a été mise en service dans les centres de données de Google en 2015 et présentée publiquement lors de la conférence Google I/O en mai 2016. Un article de l'équipe de Norm Jouppi, publié à l'ISCA en 2017, a démontré que la TPU v1 effectuait des inférences 15 à 30 fois plus rapidement que les CPU et GPU de l'époque, avec une efficacité énergétique 30 à 80 fois supérieure. Google travaille actuellement sur sa huitième génération de TPU, baptisée Ironwood, destinée à l'ère de l'IA autonome. L'Edge TPU, lancée en juillet 2018, transpose le même principe à l'inférence basse consommation en périphérie de réseau.
Les circuits intégrés spécifiques (ASIC) sont omniprésents dans le secteur automobile. La puce d'entraînement Dojo de Tesla et la puce d'inférence FSD de ses véhicules sont toutes deux des ASIC sur mesure. Mobileye et NVIDIA fournissent des accélérateurs ASIC pour le traitement d'images et le traitement numérique du signal dans les systèmes ADAS. Télécommunications, véhicules autonomes et inférence IA : ce sont les trois segments de croissance où les ASIC sont largement utilisés et continueront de dominer jusqu'à la fin de la décennie. Les ASIC ne peuvent pas être reprogrammés après leur fabrication ; ils sont donc déployés là où la charge de travail reste fixe. Le quatrième segment, celui que cet article met en avant depuis le début, est le minage de cryptomonnaies.
Mineurs ASIC : l’histoire des circuits intégrés du Bitcoin par Avalon1
Le minage de Bitcoin est l'exemple le plus clair qui illustre l'importance des ASIC. Le réseau Bitcoin rémunère les mineurs pour le calcul des hachages SHA-256. L'algorithme SHA-256 est fixe ; il n'a pas été modifié depuis 2009, ce qui en fait une cible idéale pour les ASIC.
Au début, le minage se faisait avec le matériel informatique disponible à la maison. Le minage par CPU a connu son apogée entre 2009 et 2010. Les GPU ont pris le relais entre 2010 et 2012, une fois que l'on a compris que les cartes graphiques pouvaient hacher beaucoup plus rapidement qu'un Core i7. Une brève période s'est ouverte avec l'avènement des FPGA en 2011 et 2012 pour les mineurs les plus assidus. Puis, le 19 janvier 2013, Canaan Creative a commercialisé l'Avalon1, le premier ASIC Bitcoin produit en série. Le premier prototype a atteint 60 GH/s pour 600 watts, grâce à une gravure en 110 nm. Le réseau Bitcoin mondial tournait alors à environ 20 TH/s, ce qui signifiait qu'un seul Avalon1 pouvait miner entre 15 et 20 BTC par jour dès son lancement. Le secteur du minage, tel que nous le connaissons aujourd'hui, date de ce jour.
Bitmain a été fondée la même année à Pékin par Jihan Wu et Micree Zhan. MicroBT (marque Whatsminer) a suivi en 2016, créée par Yang Zuoxing, ancien ingénieur de Bitmain. Dès le second semestre 2013, le minage de Bitcoin avec GPU n'était plus rentable. Le minage avec CPU était à l'arrêt depuis deux ans. Depuis, la seule méthode économiquement viable pour miner du Bitcoin est l'utilisation de circuits intégrés spécifiques (ASIC). Point final.
La consolidation a été rapide. Bitmain détient actuellement environ 82 % du marché mondial des mineurs ASIC. En 2024, les États-Unis ont imposé un droit de douane de 25 % (article 301) sur le matériel de minage ASIC fabriqué en Chine, ce qui a profondément modifié la répartition géographique des parcs de mineurs et la localisation de la production de puces ASIC. Le secteur des semi-conducteurs dédié aux cryptomonnaies est désormais au cœur des tensions commerciales sino-américaines.
Minage ASIC vs GPU dans 2026 : hashrate, watts, ROI
Comparer un mineur ASIC à un GPU sur Bitcoin en 2026 n'est pas pertinent, c'est une erreur de catégorie. Les chiffres l'expliquent.
Au 3 mai, le Bitcoin s'échangeait aux alentours de 77 347 dollars par unité, selon le suivi quotidien des prix de Fortune. La puissance de hachage du réseau s'établissait à environ 1 012 EH/s en moyenne sur 7 jours, d'après l'indice de puissance de hachage. La difficulté avoisinait les 136,61 T. La récompense par bloc était de 3,125 BTC depuis la réduction de moitié du 19 avril 2024. Le prix du hachage (le revenu qu'un mineur perçoit par unité de puissance de hachage) était de 39,04 dollars par PH/s/jour, soit environ 0,039 dollar par TH/jour.
| Modèle | Taux de hachage | Efficacité | Pouvoir | Refroidissement | Revenu journalier à 0,039 $/TH |
|---|---|---|---|---|---|
| Antminer S21 Pro | 234 TH/s | 15 J/TH | 3 510 W | Air | ~9,13 $ |
| Antminer S21 XP Hydro | 473 TH/s | 12 J/TH | 5 676 W | Hydro | ~18,45 $ |
| Whatsminer M60S++ | 226 TH/s | 15,93 J/TH | 3 600 W | Air | ~8,81 $ |
| Whatsminer M63S+ | 450 TH/s | 17 J/TH | 7 650 W | Hydro | ~17,55 $ |
Avec un tarif de 0,07 $ par kWh, courant pour les grandes exploitations agricoles, le S21 Pro consomme environ 84 kWh par jour, pour un coût d'environ 5,88 $. Le coût net de l'énergie est donc de quelques dollars par jour. Le seuil de rentabilité de l'électricité pour le S21 Pro, au prix actuel du hashprice, se situe aux alentours de 0,108 $/kWh. L'ensemble du réseau consomme entre 170 et 180 TWh par an, soit environ 0,7 à 0,8 % de la consommation mondiale d'électricité, selon le Cambridge Centre for Alternative Finance.
Passons maintenant au GPU. Une NVIDIA RTX 4090, la carte graphique grand public haut de gamme de la génération précédente, calcule le SHA-256 du Bitcoin à environ 1 à 2 GH/s. Cela représente 0,001 à 0,002 TH/s, contre 234 000 GH/s pour le S21 Pro. Le S21 Pro est plus de 100 000 fois plus rapide qu'une carte graphique à 1 600 $. Son niveau sonore est de 75 dB, soit environ celui d'un aspirateur de rue, tandis que les modèles hydrodynamiques descendent à 50 dB. Pour le SHA-256, les puces classiques ne sont pas adaptées.
Cryptomonnaies minables par GPU en 2026 : là où les GPU restent supérieurs aux ASIC
Une poignée de cryptomonnaies à preuve de travail maintiennent encore les GPU dans la course en 2026, principalement parce que leurs algorithmes ont été conçus pour être hostiles aux puces ASIC.
Ergo utilise Autolykos2, un algorithme gourmand en mémoire qui est resté exclusivement sur GPU depuis sa création. Ravencoin utilise KawPow. Une RTX 4090 y atteint environ 120 MH/s. Alephium utilise Blake3 et reste, en pratique, exclusivement sur GPU. Monero s'appuie sur RandomX, un algorithme délibérément conçu pour le CPU et basé sur la génération aléatoire de programmes, ce qui annule tout avantage lié aux ASIC. Kaspa a perdu sa résistance aux ASIC en 2023, lorsqu'IceRiver, puis Bitmain, ont commercialisé des ASIC kHeavyHash dédiés. L'Ethash d'Ethereum Classic est miné par ASIC depuis 2018. L'Equihash de Zcash est tombé sous la menace des ASIC des années auparavant.
Le constat est le même : les algorithmes gourmands en mémoire ou fréquemment modifiés résistent des années à l’adoption des ASIC. Les algorithmes à forte puissance de calcul fixe, quant à eux, finissent toujours par être supplantés. C’est la loi du marché des semi-conducteurs, rien de plus.
